Ddr2,ddr3,ddr4内存条的读写速率

摘要:
存储器包括核心频率、I/O频率和等效频率。最后,根据等效频率计算带宽。带宽等于内存的速度。最后,让我们谈谈DDR3,它更容易理解。因为数据预取已经扩展,从DDR2的4位扩展到8位,所以I/O频率增加了一倍。因此,DDR3的等效频率=核心频率X4X2,所以DDR3等效频率可以达到惊人的1600HMZ。

理论极限值是可以计算的:1333MHz * 64bit(单通道,双通道则128bit) / 8(位到字节单位转换) = 10.664GB/s。这只是理论,实际发挥还要看内存控制器,实际上1333单条跑出来的数据在7~9GB/s差不多了。
首先,实际中我没见过内存速度超过10GB/s的情况,不知道是不是题主你把单位弄错了?实际见过的像RamDisk之类的软件,连续读写能达到的速度也不过5~8GB/s左右,如果是随机读写,性能大概还要下降接近十分之一。
所以内存没你想的那么快。
其次,内存检测不是把内存读写一遍就完事,读写完还要检测读写数据是否一致,这些都是要通过CPU的ALU完成,CPU的负载会非常重,而且很多时候也并非是大块读写,而是4字节甚至单字节读写,这样算下来,为了检测一个字节的内存单元,CPU可能需要十几个到几十指令,这里还包含不少算数指令,速度很慢。
这样最终算下来,内存检测的速度大概在100MB/s或者更慢,这还没完,为了检测内存的每个bit是否正确,通常来说要擦写很多中不同的数据,比如uboot里的内存检测就写了好几次,如果以4字节16进制数来看,那么写入的东西包括:全0,全1,全5,全A,全F,基于地址的移位,地址值,地址值求反……
这还没完,还要检测物理地址的地址线是否有效,地址线可能会断开、互绕、短路等等,还有一堆堆的数字要写进去、读出来,有些地址线还可能把同一个内存位置错误的映射成两个不同的地址,因此写入的次序也有要求。
所以最终的结果就是内存检测的时间非常漫长,不亚于压缩一部像内存那么大的片子。
补充:以上仅限于用专门的内存检测工具测试的效果,PC机开机自检一般只做很简单的测试,速度很快。

内存,有核心频率,I/O频率,等效频率,最后由等效频率而算出带宽,带宽就等于内存的速度

首先SDR时代,只有SDR-133是PC-133的标准,核心频率为133,由于SRD为单向传送所以等效频率也是133,带宽为1.06GB/S

然后是大家所熟悉的DDR时代,由于DDR特性是双向传送,也就是说在读的同时也可以写,这样就等于带宽加大了一倍,所以DDR的等效频率就需要核心频率X2,就拿133MHZ的DDR来说吧,他的等效频率就是266,也就是DDR 266HMZ,当然带宽也就提升了一倍为2.1GB/S。

接着是DDR2时代,DDR2是扩充了数据预取,从DDR1的2bit扩大到了4bit,再加上数据上下行同行,(在这里我引入一个数据预期技术,这要从DDR开始讲,因为DDR是双向的,所以他需要数据预取,再读写的同时预取数据,这样才能达到2倍的核心频率而达到等效频率),接着来讲DDR2,刚才说到DDR2的数据预取扩大了,因此I/O控制器满足不了4bit,所以I/O频率就必须翻倍,所以DDR2的等效频率=核心频率X2X2,比如PC2-6400(DDR2 800MHZ)的算法就是200(核心频率)X2X2=800MHZ,数据带宽是6.4GB/S。

最后来说说DDR3,这个就更容易理解了,因为数据预取又扩大了,从DDR2的4bit翻倍成了8bit,所以I/O频率又翻倍了,所以DDR3等效频率=核心频率X4X2,因此DDR3的等效频率可以达到惊人的1600HMZ。内存数据带宽就=12.8GB/S

最后再说说,带宽的算法,内存带宽=内存等效频率X64/8,举例DDR31600HMZ的内存带宽速度就=1600HMZX64/8=12.8GB/S

免责声明:文章转载自《Ddr2,ddr3,ddr4内存条的读写速率》仅用于学习参考。如对内容有疑问,请及时联系本站处理。

上篇【转】编写高质量代码改善C#程序的157个建议——建议87:区分WPF和WinForm的线程模型重学STM32---(八)----SDIO下篇

宿迁高防,2C2G15M,22元/月;香港BGP,2C5G5M,25元/月 雨云优惠码:MjYwNzM=

相关文章

Zynq-7000 MiZ701 SOC硬件使用手册

一、整体概述 4 二、应用领域及人群 4 三、硬件配置 4 BANK资源分配 6 四、MiZ701开发板功能描述 7 4.1 全编程SOC(All Programmable SoC) 7 4.2 内存(Memory) 7 4.2.1 DDR3 7 4.2.2 PROM SPI FALSH 8 4.2.3 TF 卡 9 4.3 USB...

内存之RAM、SRAM、DRAM、ROM、FLASH、SDRAM、DDR*

内存  内存(Memory)指的是内存存储器,又称为主存,是CPU用来直接寻址和存储的空间,它相当于一座桥梁,用以负责诸如硬盘、主板、显卡等硬件上的数据与处理器之间数据交换处理,我们可以把内存看作数据缓存区,一个高速的缓存区。内存之所以称为内存,是相对于硬盘这些外存而言,我们要用的软件数据都安装存放在外存上,但是当我们运行他们时,就需要把这些软件的数据调入...

Memory及其controller芯片整体测试方案(下篇)

{  第三部分  }  DDR总线的设计、调试和验证  在计算机架构中,DDR作为程序运算的动态存储器,面对如高性能计算、图形计算、移动计算、工业应用等领域的要求,发展出DDR4,以及用于图形计算的GDDR5, HBM2,面向移动计算的低功耗LPDDR4等标准。 处理器的运算速度越来越快,DDR的性能也要求越来越高,明显的趋势是DDR总线工作频率持续提升,...

第一章 MIZ701 VIVADO 搭建SOC最小系统HelloWorld

本章内容是MIZ701中的第五章,本来也是要过渡一下FPGA部分的,但是由于MIZ701没有单独提供PL部分的晶振时钟,时钟必须通过PS产生,所以本章内容作为Miz701的第一章内容。本章的目的是搭建一个最小的SOC系统,并且测试串口输出,千兆以太网回路测试。本章先让PS部分搭建最小系统,这样可以从PS部分获取到时钟,然后为后面章节中PL部分提供时钟源。...

内存管理:03高端内存简介

一:通俗解释         内核空间和用户空间的地址都是虚拟地址,都要经过 MMU 的翻译,变成物理地址。用户空间的虚拟地址,通过查询页表来翻译,而内核空间虚拟地址是所有进程共享的,而且从效率角度看,如果同样走页表翻译的流程,速度太慢;于是,内核在初始化时,就创建内核空间的映射(因为所有进程共享,有一份就够了),并且,采用的是线性映射,而不是走页表翻译这...

内存管理:01存储器层次结构

         在日常的编程中,我们简单的把存储器系统看成一个线性的字节数组,但实际的存储系统并不是这样的。          存储器系统是一个由具有不同容量,不同成本,不同访问时间的若干存储设备组成的层次结构,从上到下依次是:寄存器,高速缓存存储器,主存,硬盘,网络文件。层次越高,容量越小,成本越高,访问时间越短,高层的存储设备是底层存储设备的缓存区。...