RDA PQ工具使用 (屏参调整)

摘要:
使用客户规范制作屏幕参考文档。例如:SPEC of HV320WHB-N81:打开“ColorAdjustTool”1。根据规范2的CLK/Hsync/Vsync/HizontalActive/VerticalActive参数填写“必填字段”。单击“CalcSync”生成详细参数3。单击“SavePanelSetting”生成最终程序使用的“panel_setting.h”文件注意:a)PWM应调整为47K b)检查“FineTuneSetting”以在线调试安装市场的屏幕参数。

  使用客户规格书,制作屏参文件。

  注意:,必填区和计算区,必填区根据屏参的SPEC填写,具体的屏参文件参数通过点击“Calc Sync”生成。

如:HV320WHB-N81的SPEC:

  RDA PQ工具使用 (屏参调整)第1张

打开“ColorAdjustTool”

  1、根据规格书的CLK/Hsync/Vsync/Horizontal Active/Vertical Active参数填写“必填区”

  2、点击“Calc Sync”生成详细的参数

  3、点击“Save Panel Setting”生成最终程序使用的“panel_setting.h”文件

  注意:

    a) PWM要调成47K

    b) 勾选“Fine Tune Setting”可以在线调试装机市场的屏参。

    c) 工具计算区“H Period”,对于双路LVDS,填写的是单路的值,如1920X1080的屏参。

  RDA PQ工具使用 (屏参调整)第2张

如:1920X1080:

  RDA PQ工具使用 (屏参调整)第3张

  对应工具参数如下:

  RDA PQ工具使用 (屏参调整)第4张

“panel_setting.h”生成如下:

#define    PANEL_TYPE    "HV320WHB-N81"

/*******************************************************************************
* Power Sequence
********************************************************************************/
#define    PANEL_POWERENABLE_TO_LVDS_POWERON_T2    25
#define    PANEL_LVDS_DATAEN_TO_BLEN_T3    500
#define    PANEL_BLOFF_TO_LVDS_POWER_DOWN_T4    250
#define    PANEL_LVDS_POWER_DOWN_TO_PANEL_POWER_OFF_T5    30

/*******************************************************************************
* Panel Spec(DEC)
********************************************************************************/
#define    PANEL_PCLK    75.40
#define    PANEL_PCLK_PAL    63.00
#define    PANEL_PCLK_MAX    85.00
#define    PANEL_PCLK_MIN    56.00

#define    PANEL_WIDTH    1366
#define    PANEL_HEIGHT    768

#define    PANEL_MAX_HTOTAL    2000
#define    PANEL_TYP_HTOTAL    1560
#define    PANEL_TYP_HTOTAL_PAL    1070
#define    PANEL_MIN_HTOTAL    1450

#define    PANEL_MAX_VTOTAL    1200
#define    PANEL_TYP_VTOTAL    806
#define    PANEL_TYP_VTOTAL_PAL    1168
#define    PANEL_MIN_VTOTAL    778

//0: NoInvert, 1: Invert
#define    PANEL_INVERT    0
//0: NoSwap, 1: Swap
#define    PANEL_LVDS_SWAP    0
//1: Single, 2: Dual 
#define    PANEL_CHANNEL_NUM    1
//6: 6 bit, 8: 8 bit, 10: 10 bit, 12: 12 bit 
#define    PANEL_COLOR_DEPTH    8
//0: JEDIA, 1: VESA(LSB), 2: VESA(MSB)
#define    PANEL_LVDS_TYPE    2
//0: LVDS, 1: DP
#define    PANEL_INTERFACE    0
//0: H/VSyncEn(default), 1:H/VSyncDis
#define    PANEL_HVSYNC_EN    0
//0: High Active, 1: Low Active
#define    PANEL_HSYNC_POLARITY    0
//0: High Active, 1: Low Active
#define    PANEL_VSYNC_POLARITY    0
/*******************************************************************************
* Panel Setting
********************************************************************************/
//60Hz
#define    PANEL_PLL_REFDIV_60HZ    0
#define    PANEL_PLL_NDIV_60HZ    42
#define    PANEL_PLL_TXDIV_60HZ    1
#define    PANEL_PLL_FDDIV_60HZ    13

#define    PANEL_HSYNC_START_60HZ    1
#define    PANEL_HSYNC_END_60HZ    8
#define    PANEL_HVALID_START_60HZ    34
#define    PANEL_HVALID_END_60HZ    717

#define    PANEL_VSYNC_START_60HZ    1
#define    PANEL_VSYNC_END_60HZ    4
#define    PANEL_VVALID_START_60HZ    10
#define    PANEL_VVALID_END_60HZ    778

#define    PANEL_HTOTAL_60HZ    781
#define    PANEL_VTOTAL_60HZ    796
#define    PANEL_MAX_VTOTAL_60HZ    811

//50Hz
#define    PANEL_PLL_REFDIV_50HZ    0
#define    PANEL_PLL_NDIV_50HZ    42
#define    PANEL_PLL_TXDIV_50HZ    1
#define    PANEL_PLL_FDDIV_50HZ    13

#define    PANEL_HSYNC_START_50HZ    1
#define    PANEL_HSYNC_END_50HZ    6
#define    PANEL_HVALID_START_50HZ    24
#define    PANEL_HVALID_END_50HZ    707

#define    PANEL_VSYNC_START_50HZ    1
#define    PANEL_VSYNC_END_50HZ    26
#define    PANEL_VVALID_START_50HZ    76
#define    PANEL_VVALID_END_50HZ    844

#define    PANEL_HTOTAL_50HZ    752
#define    PANEL_VTOTAL_50HZ    991
#define    PANEL_MAX_VTOTAL_50HZ    1012

//48Hz
#define    PANEL_PLL_REFDIV_48HZ    0
#define    PANEL_PLL_NDIV_48HZ    0
#define    PANEL_PLL_TXDIV_48HZ    0
#define    PANEL_PLL_FDDIV_48HZ    0

#define    PANEL_HSYNC_START_48HZ    0
#define    PANEL_HSYNC_END_48HZ    0
#define    PANEL_HVALID_START_48HZ    0
#define    PANEL_HVALID_END_48HZ    0

#define    PANEL_VSYNC_START_48HZ    0
#define    PANEL_VSYNC_END_48HZ    0
#define    PANEL_VVALID_START_48HZ    0
#define    PANEL_VVALID_END_48HZ    0

#define    PANEL_HTOTAL_48HZ    0
#define    PANEL_VTOTAL_48HZ    0
#define    PANEL_MAX_VTOTAL_48HZ    0

/*******************************************************************************
* Panel Backlight Mapping
********************************************************************************/
//Hz
#define    PANEL_PWM_FREQ    47000
//0 : NoInvert, 1 : Invert
#define    PANEL_BL_INVERT    0
//0 : NoRef VSync, 1 : RefVSync
#define    PANEL_PWM_REF_VSYNC    0
//0 : PixelClock, 1 : 24576KHz(default)
#define    PANEL_PWM_SRC    1

#define    PANEL_PWM_DUTY_MIN    10
#define    PANEL_PWM_DUTY_MAX    100

免责声明:文章转载自《RDA PQ工具使用 (屏参调整)》仅用于学习参考。如对内容有疑问,请及时联系本站处理。

上篇常用的sql语句(转)我与Python惺惺相惜下篇

宿迁高防,2C2G15M,22元/月;香港BGP,2C5G5M,25元/月 雨云优惠码:MjYwNzM=

相关文章

[转] 用ModelSim仿真PLL模块

由于要对FPGA读写SDRAM的工程进行调试,第一步就是验证PLL模块的功能,故结合网上找的一些资料,进行了如下PLL仿真实验。 下面是仿真的全过程 首先,看一下Quartus中的PLL模块: 从上面图中可以看出:我的FPGA输入时钟是20MHZ,该PLL有三个输出,其中 C0:5倍频,100MHZ C1:1倍频,20MHZ C2:5倍频,100M...

FPGA--pll变频

Altera 的 Cyclone IV 器件 PLL 具有时钟倍频和分频、相位偏移、可编程占空比和外部时钟输出,进行系统级的时钟管理和偏移控制。 Altera 的 Quartus II 软件无需任何外部器件,就可以启用 Cyclone IV PLL 和相关功能。 下面演示如和调用 Altera 提供的 ALTPLL 核来产生 不同频率的时钟, 并把时钟输...

pll的ip核调用

Quartus ii的pll ip核调用: 1、先建立好工程。点击“Tools”,接着点击“Mega Wizard Plug-In Manager”。 2、创建一个新的ip核: 2、这里需要的是pll的ip核,所以就搜索“pll”,并选中“ALTPLL”,接着修改成fpga芯片型号,Verilog HDL,还有设置好pll ip核的路径和名称,这里的名称...