cadence学习(1)常规封装的建立

摘要:
首先,我们需要获取数据表中元设备的包信息。在PCBEditorUtilities中打开Paddesigner,file--new,创建一个pad文件并设置路径。在一个层中,通常有三种设置:beginlayer和pastemask_Top(焊接层)和soldermask_Top(焊接掩模)。设置工作空间的大小。打开PCBEditor,文件--new--packagesymbol,设置路径后设置包的大小和其他维度。drafile:单击setup--drawingsize,然后选择package作为类型。尺寸应略大于实际组件。LeftX和LowerY分别指左边框和下边框的绝对坐标。在右侧的选项栏中添加--行、包装几何图形,并在顶部下方添加丝印布局--标签--参考,选择丝网印刷层和装配层。

1.建立焊盘。

(1)首先要获得datasheet(或可用pcb matrix ipc-7531标准的可查询封装软件)中元器件的封装信息。

(2)建立.pad文件。打开PCB Editor Utilities中的Pad designer,file----new,建立一个.pad文件并设置好路径(名称最好能含有尺寸信息)。参数(parameters)中,type选择single(表面贴的均属于这种),internal layers选择optional(可以自己来设置的意思),单位若选择毫米,精度就选为最高的4,若选择英制,则选最高的2。

        在层(Layer)中,一般要设置的有三个:begin layer(正常的焊盘层),pastemask_top(加焊层)和soldermask_top(阻焊层)。分别选择相应的层,在下面的选项设置:几何尺寸,高宽等。其中,begin layer和pastemask_top的尺寸大小是一样的,直接拷贝下就OK了,而soldermask_top通常要比它们大0.1毫米。

(3)file---check,一般是没问题的。然后存盘就可以了。

2.建立封装。

(1)设置工作区的尺寸。打开PCB Editor,file--new--package symbol,设置好.dra文件路径后(封装名字是给自己看的,就写器件型号就好了)就设置封装等尺寸的大小:点setup----drawing size, 然后type选package, 尺寸(高度和宽带)要比实际元件略大就可以了,Left X和LowerY分别指的是左边框和下边框的绝对坐标(留出与器件保持一定的距离)。一般放置器件的第一个顶点坐标是在原点x 0 0。

(2)设置栅格尺寸。setup----grids,我用的单位是毫米,设置的是0.0254(默认的是2.54),offset设置为0。

(3)放置引脚,加焊盘。layout----pins,connect是指有电气连接属性的原件,把之前做好的焊盘在padstack中加入,order指的是方向,比如right,意思就是向右铺放引脚。在pin #后加上引脚名称。(删焊盘是用edit--delete)

(4)加外框。add---rectangle(矩形框为例),此时要选择右侧的option栏中的package geometry, 还有下面的place_bound_top。输入两对角定点坐标就OK了~

(5)加丝印层(和器件外框基本一致)。add---line,右侧的option栏中的package geometry, 还有下面的silkscreen_top。线宽一般是0.1--0.2mm(4mil到8mil之间)。线形一般是solid。同样,用坐标精确添加。然后可以在第一个管脚处给出一个角标(1脚外再弄个小原点之类的),add---line画一下能看出来就好了。然后可以再设置颜色(丝印层一般是白色)。

(6)加装配层(assembly_top)。先选到assembly_top,然后add--line,可设为0线宽,绕着丝印层画下。也可以加个小点(可以宽一点),标示一下。

(7)加索引编号。Layout----labels-----ref des, 选择在丝印层(一般加在元件外)和装配层(一般加在元件内)。

免责声明:文章转载自《cadence学习(1)常规封装的建立》仅用于学习参考。如对内容有疑问,请及时联系本站处理。

上篇Git rebase 使用例子ubuntu日志的设置下篇

宿迁高防,2C2G15M,22元/月;香港BGP,2C5G5M,25元/月 雨云优惠码:MjYwNzM=

相关文章

业务中台建设 微服务 流程编排: Uber Cadence | Netflix Conductor | Camunda Zeebe | AWS Step Functions | ingbank baker

业务中台建设 - 配置化 - 知乎https://zhuanlan.zhihu.com/p/339088254 流程编排 中台服务中的业务步骤进行抽象沉淀形成固定的模块,不同业务基于自身的业务场景,对现有的模块进行重组,从而满足自己的需求。 例如 电商履约流程中包含:打包、发票生成、物流运输、签收、货到付款等等很多环境,自营仓库需要发票,商家业务则没有这个...

Cadence 电源完整性仿真实践(一)

软件版本号:Cadence 16.5 使用工具:Allegro PCB PI Option XL Power Integrity 使用资源:仿真实例下载地址:http://download.csdn.net/detail/wu20093346/7660995 仿真目的:依据单节点仿真的结果去选择去耦电容器,从而使PCB满足所设定的目标阻抗 1.创建新的P...

关于Cadence OrCad 16.6的破解

相信很多人都知道去老吴的博客上找安装包和破解文件,但是上面的自称一键式破解程序、以及破解图文说明,都是很有问题的。 首先,该一键式破解程序默认的文件后缀与该程序指向的安装压缩包后缀不一致;其次,该程序会乱报哈希值不一致的问题。相信用过的都会有类似体验。 破解图文说明省略了不少关键步骤,对于初次安装者,可能会无意中引入很多错误操作。最关键的是,对于安装过程中...

Cadence学习笔记

一、原理图器件库 1.1 相关操作  修改封装和名称:【options】->【package properties】,只修改名称 右键 重命名  隐藏显示引脚名称编号:【options】->【part properties】,选择对应的修改为ture of false  批量修改引脚属性:选中要修改的引脚,右键【Edit Properties...

cadence allegro和ad9之间的转换

将cadence allegro的brd文件导入AD中有2种方法: 1。直接转换。AD summer 08 or winter 09已提供之间import的功能了。 具体操作见Altium公司主页的Allegro importer流程:http://www.altium.com/products/altium-designer/features/summe...